作品集
项目与成果图展示。
代表项目
ysyx-prestudy
一生一芯预学习阶段的学习记录与代码仓库，包含 C 语言手搓的 RISC-V 指令集模拟器（minirvEMU）以及 Verilog RTL 实现探索。
→ github.com/helloworld-dlx/ysyx-prestudy成果图
RISC-V 处理器仿真结构图
基于 Logisim 仿真的 8 条指令迷你 RISC-V 处理器（minirv），最终可以打印出"一生一芯"图标。
代表文章
（待添加）
项目与成果图展示。
一生一芯预学习阶段的学习记录与代码仓库，包含 C 语言手搓的 RISC-V 指令集模拟器（minirvEMU）以及 Verilog RTL 实现探索。
→ github.com/helloworld-dlx/ysyx-prestudy基于 Logisim 仿真的 8 条指令迷你 RISC-V 处理器（minirv），最终可以打印出"一生一芯"图标。
（待添加）