About

我是谁

你好，我是 dlx。一名目前大一在读的集成电路（IC）专业学生。

相较于在应用层调用写好的 API 框架，我更着迷于弄清楚一行高级语言代码，是如何跨越编译器、指令集和微架构，最终转变成硅片上成千上万个逻辑门电信号跳变的。

这里是我的数字实验室，记录我作为一个底层架构学徒的折腾日常。

我现在在学什么

我的核心学习主线是计算机体系结构与数字前端设计。

目前，我正处于从纯软件思维（C/C++ 顺序执行）向硬件物理思维（Verilog 并发执行）的重构期。日常不仅在和底层的指针与内存打交道，也在折腾 Linux (WSL2) 环境、Makefile 编译规则以及 Verilator 硬件仿真工具链。我在学习如何像一个工程师一样，在逻辑的严密性与物理的限制（性能、功耗、面积）之间寻找平衡。

读书进度追踪：读书进度看板

我正在构建什么

在这个阶段，我的"施工现场"主要有两个：

• 属于自己的 RISC-V 处理器核心：依托"一生一芯 (ysyx)"计划，我已经用 C 语言手搓完了底层的指令集模拟器，目前正在学习从Verilog RTL代码的功能仿真、逻辑综合到物理设计的全流程。
• 智能体 (AI Agent) 环境：一台树莓派 5 是我的物理副武器。我正在上面部署和调优 OpenClaw和Hermes。

我为什么写这个博客

底层硬件和架构的学习曲线极其陡峭，且充满了 Bug和"跑不通的仿真"。

建立这个博客（基于 Astro + Cloudflare），首先是为了给自己外挂一个"记忆硬盘"，作为纯粹的 Debug 日志和踩坑记录；其次，我想把在这个过程中那些突然"顿悟"的瞬间记录下来。我还会在这里放一些随笔和通识基础的笔记。

我的长期方向

成为一名数字 IC 架构师。

面对现在快速迭代的各种 AI 算法和顶层框架，我深知自己目前的算力和精力无法全盘学习。因此，我选择先潜心扎根在"地下一层"。

我对AI 加速器的底层硬件实现充满了好奇。我正在努力夯实自己的体系结构基础，希望未来能有机会去深入研究如何更高效地完成底层的算术运算和数据搬运。路还很长，目前先从写好每一行 Verilog 开始。