About

我是谁

你好，我是 dlx。一名目前大一在读的数字集成电路（IC）专业学生。

我不相信"魔法"，我更喜欢拆解魔法底层的物理法则。相较于在应用层调用写好的 API 框架，我更着迷于弄清楚一行高级语言代码，是如何跨越编译器、指令集和微架构，最终转变成硅片上成千上万个逻辑门电信号跳变的。

这里是我的数字实验室，记录我作为一个底层架构学徒的折腾日常。

我现在在学什么

我的核心学习主线是计算机体系结构与数字前端设计。

目前，我正处于从纯软件思维（C/C++ 顺序执行）向硬件物理思维（Verilog 并发执行）的重构期。日常不仅在和底层的指针与内存打交道，也在折腾 Linux (WSL2) 环境、Makefile 编译规则以及 Verilator 硬件仿真工具链。我在学习如何像一个工程师一样，在逻辑的严密性与物理的限制（性能、功耗、面积）之间寻找平衡。

我正在构建什么

在这个阶段，我的"施工现场"主要有两个：

• 属于自己的 RISC-V 处理器核心：依托"一生一芯 (ysyx)"计划，我已经用 C 语言手搓完了底层的指令集模拟器，目前正在痛苦且兴奋地用 Verilog 进行 RTL 硬件化实现。它还很不完善，但我正在看着它一步步成型。
• 边缘端智能体 (AI Agent) 环境：一台树莓派 5 是我的物理副武器。我正在上面部署和调优名为 OpenClaw 的本地 AI 助手，探索不依赖云端算力的个人数字基础设施。

我为什么写这个博客

底层硬件和架构的学习曲线极其陡峭，且充满了恶心的 Bug、时序违例和"跑不通的仿真"。

建立这个博客（基于 Astro + Cloudflare），首先是为了给自己外挂一个"记忆硬盘"，作为纯粹的 Debug 日志和踩坑记录；其次，我想把在这个过程中那些突然"顿悟"的瞬间记录下来。与其陷入毫无意义的社交内耗，我更愿意在这里安静地建造属于自己的内部秩序和数字主权。

我的长期方向

成为一名数字 IC 架构师。

在这个算法每三个月就迭代一次的大模型时代，我不打算去追赶顶层框架的浪潮。我希望站在"地下一层"，研究如何打破"内存墙（Memory Wall）"的物理瓶颈，探索诸如存算一体或 AI 加速器（DSA）的底层硬件拓扑。无论上层的 AI 怎么变，它们永远需要最高效的加减乘除和数据搬运，而这就是我未来想去定义和解决的问题。